Home
Pergunte
Registre-se
Entrar
Consulte Grátis
Procurar:
Aplicando as Leis de Kirchhoff e anotar os passos realizados
Considerar o circuito da Figura 2 como arquitetura inicial para o gerador de sinal de RESET, em que a tensão no capacitor é de 0V todas as vezes que o circuito é ligado e que, com o passar do tempo, a tensão aumenta tendendo a +5V (padrão TTL – Transistor-Transistor Logic). Pelo padrão TTL, o nível lógico baixo garantido está localizado entre 0V e 0,8V e o nível lógico alto garantido localizado entre 2,0V e 5,0V. Discutir com seu grupo de trabalho sobre o comportamento deste circuito anotando os resultados da discussão.
Verifica a imagem no google, digite Etapa 3 ATPS
Professores e Alunos
Se você sabe a resposta para essa pergunta, a responda o quanto antes e ganhe pontos. Não é necessário ser professor para responder perguntas. Já se você é profissional da educação acesse Cadastro Professor.Responda essa Pergunta
Você deve estar Logged In para postar respostas.
Ainda não é um membro? Registre-se »
Pontuação
Ganhe pontos ao fazer e responder perguntas!
[1 - 25 
]
[26 - 50 
]
[51 - 500 
]
[501 - 5000 
]
[Professor 
]
[Profissional 
]